taskのoutput

verilog のtask のoutputについて。

verilog HDLのtaskではoutput宣言が出来ます。
このoutputですが、task終了時に値が反映されるようです。
つまり、task内でoutputを色々と遷移させても、outputに
接続された信号は遷移しない。

VHDLのprocedureでは、outに信号を接続することで、
接続された信号が遷移するのですが。何かいい方法は
ないですかね。